盡管印制電路板(PCB)布局在高速電路中起著至關(guān)重要的作用，但它往往是設(shè)計過程中的最后一步。高速PCB布局有很多方面;關(guān)于這個問題已經(jīng)寫了好幾卷書。本文從實用的角度討論高速布局。主要目的是幫助新手在設(shè)計高速電路的電路板布局時了解他們需要解決的許多和各種考慮因素。但它也旨在為那些已經(jīng)離開董事會布局一段時間的人提供復(fù)習(xí)。并非每個主題都可以在這里的可用空間中詳細介紹，但我們解決了在提高電路性能，縮短設(shè)計時間和最大限度地減少耗時修改方面可以獲得最大回報的關(guān)鍵領(lǐng)域。

雖然重點是涉及高速運算放大器的電路，但這里討論的主題和技術(shù)通常適用于大多數(shù)其他高速電路的布局。當(dāng)運算放大器工作在高射頻頻率時，電路性能很大程度上取決于電路板布局。一個“紙面上”看起來不錯的高性能電路設(shè)計可能會因為粗心或草率的布局而導(dǎo)致性能平庸。在整個布局過程中，提前思考并注意重要細節(jié)將有助于確保電路按預(yù)期運行。

的示意圖

雖然沒有保證，一個好的布局開始于一個好的原理圖。在繪制原理圖時要考慮周到，要大方，要考慮電路中的信號流。從左到右具有自然而穩(wěn)定流動的原理圖也往往在電路板上具有良好的流動。把盡可能多的有用信息放在原理圖上。參與這項工作的設(shè)計師、技術(shù)人員和工程師將非常感激，包括我們;有時客戶會要求我們幫忙設(shè)計電路，因為設(shè)計師已經(jīng)不在了。

除了通常的參考指示符、功耗和公差之外，原理圖上還包含哪些信息?這里有一些建議，可以把一個普通的原理圖變成一個超級原理圖!添加波形，有關(guān)外殼或外殼的機械信息，跡線長度，隔離區(qū)域;指定哪些組件需要放在電路板的頂部;包括調(diào)諧信息，元件值范圍，熱信息，控制阻抗線，注釋，簡短的電路操作描述…(列表還在繼續(xù))。

不要相信任何人

如果你不是自己做布局，一定要留出足夠的時間和布局人員一起完成設(shè)計。在這一點上，一盎司的預(yù)防勝過一磅的治療!不要指望設(shè)計人員能讀懂你的心思。在布局過程的開始，你的輸入和指導(dǎo)是最關(guān)鍵的。你能提供的信息越多，你在整個布局過程中參與得越多，電路板就會越好。給設(shè)計人員一個臨時完成點——在這個點上你想要得到布局進度的通知，以便快速查看。這種“閉環(huán)”可以防止布局偏離太遠，并將最大限度地減少電路板布局的返工。

您對設(shè)計人員的說明應(yīng)包括:對電路功能的簡要描述;顯示輸入和輸出位置的電路板草圖;電路板堆疊(即電路板有多厚，有多少層，信號層和面的細節(jié)-電源，接地，數(shù)字和射頻);哪些信號需要在每一層;關(guān)鍵部件需要放置的位置;旁路元件的準確位置;哪些痕跡是關(guān)鍵的;哪些線路需要控制阻抗線;哪些行需要有匹配的長度;組件的大小;哪些痕跡需要彼此遠離(或靠近);哪些電路需要彼此遠離(或靠近);哪些組件需要彼此靠近(或遠離);哪些組件放在電路板的頂部和底部。你永遠不會因為給別人太多信息——太少——而被抱怨;太多了，不。

學(xué)習(xí)經(jīng)歷:大約10年前，我設(shè)計了一個多層表面貼裝板——電路板兩側(cè)都有元件。電路板用許多螺釘擰入鍍金鋁外殼(因為嚴格的振動規(guī)范)。偏置饋通引腳刺穿電路板。引腳是用電線粘接在PCB上的。這是一個復(fù)雜的集會。板上的一些組件是SAT(設(shè)置在測試中)。但是我沒有指定這些分量應(yīng)該在哪里。你能猜出其中一些被放在哪里嗎?沒錯!在黑板的底部。生產(chǎn)工程師和技術(shù)人員不太高興，因為他們不得不把組件拆開，設(shè)置值，然后重新組裝所有組件。我沒有再犯那樣的錯誤。

位置，位置，位置

就像房地產(chǎn)一樣，位置就是一切。電路在電路板上的位置，單個電路元件的位置以及鄰近的其他電路都是至關(guān)重要的。

通常，輸入、輸出和電源位置是定義的，但它們之間的位置是“待定的”。在這種情況下，關(guān)注布局細節(jié)將產(chǎn)生顯著的回報。從單個電路和整個電路板的關(guān)鍵元件放置開始。從一開始就指定關(guān)鍵組件位置和信號路由路徑有助于確保設(shè)計按預(yù)期方式工作。第一次就做好可以降低成本和壓力，并縮短周期時間。

供電繞過

在放大器的供電端繞過電源以最小化噪聲是PCB設(shè)計過程中的一個關(guān)鍵方面-無論是高速運放還是任何其他高速電路。有兩種常用的旁路高速運放配置。

軌道接地:這種技術(shù)在大多數(shù)情況下效果最好，它使用多個并聯(lián)電容器從運放的電源引腳直接連接到地。通常，兩個并聯(lián)電容器就足夠了，但有些電路可能需要額外的并聯(lián)電容器。

并聯(lián)不同的電容值有助于確保電源引腳在寬頻帶內(nèi)看到低交流阻抗。在運算放大器電源抑制(PSR)下降的頻率下，這一點尤為重要。電容器有助于補償放大器的PSR下降。在幾十年的頻率范圍內(nèi)保持對地的低阻抗路徑將有助于確保不需要的噪聲不會進入運放。圖1顯示了多個并聯(lián)電容器的好處。在較低的頻率，較大的電容器提供一個低阻抗的路徑到地。一旦這些電容器達到自共振，電容質(zhì)量下降，電容器變成電感。這就是為什么使用多個電容器很重要的原因:當(dāng)一個電容器的頻率響應(yīng)下降時，另一個電容器變得重要，從而在幾十年的頻率內(nèi)保持低交流阻抗。

直接從運放的電源引腳開始;具有最小值和最小物理尺寸的電容器應(yīng)與運放放置在電路板的同一側(cè)，并盡可能靠近放大器。電容器的接地側(cè)應(yīng)以最小的引線或走線長度連接到接平面。這種接地連接應(yīng)盡可能靠近放大器的負載，以盡量減少軌道和地面之間的干擾。圖2演示了這種技術(shù)。

對于下一個更高值的電容器，應(yīng)重復(fù)此過程。一個好的起點是最小值為0.01μF，下一個電容器的電解液為2.2μF或更大，ESR低。0508外殼尺寸為0.01μF，具有低串聯(lián)電感和優(yōu)異的高頻性能。

軌對軌:在運放的正負供電軌之間使用一個或多個旁路電容作為備用配置。這種方法通常在電路中難以獲得所有四個電容時使用。這種方法的缺點是電容器外殼尺寸可以變得更大，因為電容器上的電壓是單電源旁路方法的兩倍。更高的電壓要求更高的擊穿額定值，這意味著更大的外殼尺寸。然而，這個選項可以提供PSR和失真性能的改進。

由于每個電路和布局都不同;電容器的配置、數(shù)量和取值由實際電路要求決定。

寄生

寄生蟲是那些討厭的小妖精，爬進你的PCB(毫不夸張)，在你的電路中肆虐。它們是隱藏在高速電路中的雜散電容器和電感。它們包括由封裝引線和多余走線長度形成的電感;板對地、板對電源平面和板對走線電容器;與過孔的交互，以及更多的可能性。圖3(a)是一個典型的非反相運算放大器的原理圖。然而，如果考慮到寄生元件，相同的電路看起來像圖3(b)。

在高速電路中，對電路性能的影響并不大。有時只需要十分之一皮法拉就足夠了。例如:如果在反相輸入端只存在1pf的額外雜散寄生電容，則可能在頻域產(chǎn)生近2db的峰值(圖4)。如果存在足夠的電容，則可能導(dǎo)致不穩(wěn)定和振蕩。

在尋找有問題的寄生蟲的來源時，計算這些小妖精大小的幾個基本公式可以派上用場。公式1是并聯(lián)板電容器的公式(見圖5)。

（1）

C為電容，A為板的面積，單位為厘米(2)，k為板材料的相對介電常數(shù)，d為板間距離，單位為厘米。

條帶電感是另一種要考慮的寄生電感，它是由過長的走線和缺乏接地面造成的。道電感公式如式2所示。參見圖6。

（2)

W為走線寬度，L為走線長度，H為走線厚度。所有尺寸均以毫米為單位。

圖7中的振蕩顯示了高速運放非反相輸入處2.54 cm走線長度的影響。等效雜散電感為29 nH(納亨利)，足以在整個瞬態(tài)響應(yīng)期間引起持續(xù)的低水平振蕩。該圖還顯示了如何使用地平面來減輕雜散電感的影響。

過孔是寄生蟲的另一個來源;它們可以同時引入電感和電容。式3為寄生電感公式(見圖8)。

（3）

T是板的厚度，d是通孔的直徑，單位是厘米。

公式4顯示了如何計算通孔的寄生電容(見圖8)。

（4）

ε(r)為板材的相對磁導(dǎo)率。T是板的厚度。D(1)為環(huán)繞通孔的襯墊直徑。D(2)為接平面間隙孔的直徑。所有尺寸都以厘米為單位。在0.157厘米厚的電路板上，單通孔可以增加1.2 nH的電感和0.5 pF的電容;這就是為什么在鋪設(shè)木板時，必須時刻保持警惕，以盡量減少寄生蟲的滲透!

地平面

要討論的內(nèi)容比這里所能涵蓋的要多得多，但我們將重點介紹一些關(guān)鍵特性，并鼓勵讀者更詳細地了解這個主題。參考文獻列表出現(xiàn)在本文的末尾。

地平面作為公共參考電壓，提供屏蔽，使散熱，并減少雜散電感(但它也增加寄生電容)。雖然使用地平面有很多優(yōu)點，但在實現(xiàn)它時必須小心，因為它能做什么和不能做什么是有限制的。

理想情況下，PCB的一層應(yīng)該專門用作接地平面。最好的結(jié)果是整個飛機都完好無損。不要為了在這個專用層上路由其他信號而移除接地面的區(qū)域。地平面通過導(dǎo)體與地平面之間的磁場抵消來減小走線電感。當(dāng)去除了地平面區(qū)域時，意外的寄生電感可能會引入到地平面上方或下方的走線中。

因為接地面通常具有較大的表面和截面積，所以在接地面上的電阻被保持到最小。在低頻時，電流走電阻最小的路徑，而在高頻時，電流走阻抗最小的路徑。

然而，也有例外，有時地平面越少越好。如果將地平面從輸入和輸出墊下移除，高速運算放大器的性能會更好。輸入端的地平面引入的雜散電容，加上運算放大器的輸入電容，降低了相位裕度，并可能導(dǎo)致不穩(wěn)定。從寄生討論中可以看出，運算放大器輸入端1pf的電容會導(dǎo)致顯著的峰值。輸出端的電容性長(包括雜散)會在反饋回路中產(chǎn)生一個極。這可以減少相位裕度，并可能導(dǎo)致電路變得不穩(wěn)定。

數(shù)字電路，包括接地和接地面，應(yīng)該盡可能分開?？焖偕仙倪吘壴诘仄矫嫔袭a(chǎn)生電流尖峰。這些快速的電流峰值會產(chǎn)生噪聲，影響性能。數(shù)字接地(和電源)應(yīng)該綁在一個公共接地點，以盡量減少循環(huán)數(shù)字和接地電流和噪聲。

在高頻時，必須考慮一種叫做趨膚效應(yīng)的現(xiàn)象。趨膚效應(yīng)導(dǎo)致電流在導(dǎo)體的外表面流動，實際上使導(dǎo)體變窄，從而增加其直流值的電阻。雖然趨膚效應(yīng)超出了本文的討論范圍，但銅的趨膚深度(以厘米為單位)的近似值是

（5）

不易受影響的電鍍金屬可以幫助減少皮膚效應(yīng)。

包裝

運算放大器通常以各種封裝形式提供。所選擇的封裝會影響放大器的高頻性能。主要影響因素是寄生(前面提到過)和信號路由。在這里，我們將重點介紹放大器的輸入、輸出和功率路由。

圖9展示了SOIC封裝(a)和SOT-23封裝的(b)中運放的布局差異。每種封裝類型都有自己的挑戰(zhàn)。專注于(a)，對反饋路徑的仔細檢查表明，有多種選擇可以路由反饋。保持跟蹤長度短是至關(guān)重要的。反饋中的寄生電感會引起振鈴和超調(diào)。在圖9(a)和圖9(b)中，反饋路徑繞過放大器。圖9(c)顯示了另一種方法——在SOIC包下路由反饋路徑——它最小化了反饋路徑的長度。每個選項都有細微的差別。第一種選擇可能導(dǎo)致多余的走線長度，增加串聯(lián)電感。第二種選擇使用過孔，它可以引入寄生電容和電感。在設(shè)計電路板時，必須考慮到這些寄生蟲的影響和含義。SOT-23布局幾乎是理想的:最小的反饋跟蹤長度和使用過孔;負載電容器和旁路電容器以短路徑返回到同一接地連接;正軌電容(如圖9(b)所示)位于電路板底部負軌電容的正下方。

低失真放大器引腳:在一些器件運放(例如AD8045)中提供了一種新的低失真引腳，有助于消除上述兩個問題;它還提高了另外兩個重要領(lǐng)域的性能。LFCSP的低失真引腳，如圖10所示，采用傳統(tǒng)運放引腳，逆時針旋轉(zhuǎn)一個引腳，并添加第二個輸出引腳作為專用反饋引腳。

低失真引腳允許輸出(專用反饋引腳)和反相輸入之間的緊密連接，如圖11所示。這極大地簡化了布局。

另一個好處是減少二次諧波失真。傳統(tǒng)運放引腳配置中二次諧波失真的一個原因是非反相輸入和負電源引腳之間的耦合。LFCSP封裝的低失真引腳消除了這種耦合，大大降低了二次諧波失真;在某些情況下，降低幅度可達14 dB。圖12顯示了AD8099 SOIC和LFCSP封裝之間失真性能的差異。

這種封裝還有另一個優(yōu)勢——在功耗方面。LFCSP提供了一個外露的槳葉，降低了封裝的熱阻，并可以將西塔(JA)提高約40%。由于其較低的熱阻，設(shè)備運行溫度較低，這意味著更高的可靠性

目前，有三款采用新型低失真引腳的Devices高速運放:AD8045、AD8099和AD8000。

布線和屏蔽

電路板上存在各種各樣的高電壓和低電流的數(shù)字信號，范圍從直流到千兆赫。防止信號相互干擾是很困難的。

回想一下“不要相信任何人”的建議，提前思考并制定一個如何在董事會上處理信號的計劃是至關(guān)重要的。重要的是要注意哪些信號是敏感的，并確定必須采取哪些步驟來保持它們的完整性。地平面為電信號提供了一個共同的參考點，它們也可以用于屏蔽。當(dāng)需要信號隔離時，第一步應(yīng)該是在信號走線之間提供物理距離。以下是一些可以遵循的良好做法:

• 盡量減少長時間的平行運行和信號走線在同一板上的接近將減少電感耦合。

• 盡量減少相鄰層上的長走線將防止電容耦合。

• 要求高度隔離的信號走線應(yīng)在單獨的層上布線，如果不能完全隔離，則應(yīng)相互正交，中間有接地面。正交布線將最大限度地減少電容耦合，并形成一個電屏蔽。這種技術(shù)被用于形成控制阻抗線。

高頻(RF)信號通常在控制阻抗線上運行。也就是說，走線保持一個特征阻抗，比如50歐姆(典型的射頻應(yīng)用)。兩種常見類型的控制阻抗線，微帶線和帶狀線都可以產(chǎn)生類似的結(jié)果，但有不同的實現(xiàn)。

如圖13所示，微帶控制阻抗線可以在電路板的兩側(cè)運行;它使用緊挨著它的地平面作為參考平面。

式6可用于計算FR4板的特性阻抗。

（6）

H為地平面到信號走線的距離，W為走線寬度，T為走線厚度;所有尺寸均以密爾為單位(英寸× 10(-3))。ε(r)是PCB材料的介電常數(shù)。

帶狀線控制阻抗線(見圖14)使用兩層地平面，信號走線夾在它們之間。這種方法使用更多的走線，需要更多的電路板層，對介電厚度變化敏感，并且成本更高，因此通常僅用于要求苛刻的應(yīng)用中。

帶狀線的特性阻抗設(shè)計方程如式7所示。

（7）

保護環(huán)，或“保護”，是另一種常見類型的屏蔽與運放;它用于防止雜散電流進入敏感節(jié)點。原理很簡單——用保護導(dǎo)體完全環(huán)繞敏感節(jié)點，保護導(dǎo)體保持或驅(qū)動到(低阻抗)與敏感節(jié)點相同的電位，從而使雜散電流遠離敏感節(jié)點。圖15(a)顯示了反相和非反相運放配置的保護環(huán)原理圖。圖15(b)顯示了SOT-23-5封裝中兩個保護環(huán)的典型實現(xiàn)。

屏蔽和布線還有許多其他選擇。我們鼓勵讀者閱讀下面的參考資料，以獲得關(guān)于這個和上面提到的其他主題的更多信息。

結(jié)論

智能電路板布局是運放電路設(shè)計成功的關(guān)鍵，對于高速電路更是如此。好的原理圖是好的布局的基礎(chǔ);電路設(shè)計人員和布局設(shè)計人員之間的密切協(xié)調(diào)是必不可少的，特別是在零件和布線的位置方面。要考慮的主題包括電源旁路、最小化寄生、接地平面的使用、運算放大器封裝的影響以及路由和屏蔽方法。

參考電路

“保持高速電路板布局在軌道上”，《電子時報》，2005年5月23日。

Brokaw, Paul，“IC放大器用戶對去耦、接地和使事情正確變化的指南”，器件應(yīng)用筆記An -202。

Brokaw, Paul和Jeff Barrow，“低頻和高頻電路的接地”，器件應(yīng)用筆記AN-345。

Buxton, Joe，“精心設(shè)計訓(xùn)練高速運算放大器”，器件應(yīng)用筆記AN-257。

DiSanto, Greg，“適當(dāng)?shù)膒c板布局改善動態(tài)范圍”，EDN, 2004年11月11日。

Grant, Doug和Scott Wurcer，“避免被動元件陷阱”，器件應(yīng)用筆記AN-348。

霍華德·W·約翰遜和馬丁·格雷厄姆，《高速數(shù)字設(shè)計，黑魔法手冊》，普倫蒂斯霍爾出版社，1993年。

榮格，沃爾特，編輯，運算放大器應(yīng)用手冊，愛思唯爾新聞，2005年。